OberonCore

Библиотека  Wiki  Форум  BlackBox  Компоненты  Проекты
Текущее время: Вторник, 18 Июнь, 2019 23:42

Часовой пояс: UTC + 3 часа




Начать новую тему Ответить на тему  [ Сообщений: 28 ]  На страницу Пред.  1, 2
Автор Сообщение
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Понедельник, 08 Июнь, 2015 12:56 

Зарегистрирован: Пятница, 13 Март, 2015 16:40
Сообщения: 317
Иван Кузьмицкий писал(а):
Artyemov писал(а):
"Процессор описан на Verilog-модуле RISC5…"

Процессор описан на языке Verilog в модуле RISC5… -- лучше?


В оригинале "The processor is represented by the Verilog module RISC5." И дальше по тексту: "The entire
system (Figure 1) consists of the following Verilog modules". То есть, повторяются эти Verilog-сочетания. Я так и перевёл. Может, лучше тогда не "описан на", а "описан в".


А тогда дословный перевод совершенно правомочен: "Процессор представлен Verilog-модулем…"

И в догонку "Я продолжаю делать смелые предположения о том, что все программы должны быть созданы не только для компьютера, но и для человека."
"…не просто для компьютера, но и для понимания человеком." (пусть reading переведётся как "понимание" :))


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Понедельник, 08 Июнь, 2015 12:59 

Зарегистрирован: Четверг, 17 Ноябрь, 2005 11:51
Сообщения: 2931
Откуда: г. Ярославль
Поправил. Там выдаётся ограниченное время на правки, так что возможно, через несколько часов уже нельзя будет изменить.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Понедельник, 08 Июнь, 2015 13:11 

Зарегистрирован: Пятница, 13 Март, 2015 16:40
Сообщения: 317
Иван Кузьмицкий писал(а):
Artyemov писал(а):
"Процессор описан на Verilog-модуле RISC5…"



Artyemov писал(а):
"…Вы считаете, что различия между ними не настолько существенны, чтобы вводить дополнительный уровень классификации?"
Вообще - нет, а в статье достачно однократного упоминания разновидности ПЛИС.

Вот интересно, компания Altera производит ПЛИС FPGA и ПЛИС CPLD. То есть, они как-то различают это дело. Даже в вики разное пишут. А мы не должны различать, нам всё равно?

И про Altera, и про Xilinx, и про Lattice, и про Actel - "мы" в курсе :).

Разработчик (Вирт) должен различать, а в статье достаточно один раз указать разновидность. На русском нет, на сколько я в курсе, устоявшихся сокращений для CPLD и FPGA. Да и живьём их не делаем, на сколько я в курсе.

Цитата:
Да и причуды перевода довольно интересны. Сочетание "Intergated circuit" переводят как "интегральная схема", а "logic device" переводят точно так же. Интегральная схема и логическое устройство это одно и то же? Извините, у меня тут начинает рваться шаблон. Почему англоязычные производители различают их, а мы нет? Видимо, потому что не производим и нам всё равно.


Интегральная схема бывает и "analog device". Шаблон поберегите :) - аккуратнее с шаблоном :)
Производители различают чтоб патенты обходить.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Понедельник, 08 Июнь, 2015 17:31 

Зарегистрирован: Четверг, 17 Ноябрь, 2005 11:51
Сообщения: 2931
Откуда: г. Ярославль
Нашёл интересные материалы, касающиеся статьи Вирта:

Тут пишут, что Вирт реализовал систему на устаревшей плате. А здесь описывают реализацию на какой-то дочерней плате.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Понедельник, 08 Июнь, 2015 19:13 

Зарегистрирован: Вторник, 25 Апрель, 2006 16:21
Сообщения: 2179
Откуда: Нижний Новгород
Иван Кузьмицкий писал(а):
Нашёл интересные материалы, касающиеся статьи Вирта:

Тут пишут, что Вирт реализовал систему на устаревшей плате. А здесь описывают реализацию на какой-то дочерней плате.


Дочерная плата там используется для срама. Ибо без срама Виртовский комп не реализуется просто так. Причем не каждый срам подойдет, подробней я об этом писал тут: http://habrahabr.ru/post/258727/#comment_8442967


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Понедельник, 08 Июнь, 2015 19:31 

Зарегистрирован: Четверг, 17 Ноябрь, 2005 11:51
Сообщения: 2931
Откуда: г. Ярославль
Alexey Veselovsky писал(а):
Ибо без срама Виртовский комп не реализуется просто так. Причем не каждый срам подойдет, подробней я об этом писал тут: http://habrahabr.ru/post/258727/#comment_8442967
Ещё до тебя это писал сам Вирт:

Цитата:
Я выбрал плату Digilent Spartan-3 из-за её ценовой доступности и простоты, что делает её подходящей для образовательных учреждений, приобретающих целые наборы для классов. Большая выгода так же и в присутствии статической RAM на плате, которая позволяет подключаться (interfacing) напрямую (и даже считывать байты). К сожалению, новейшие платы используют динамическую RAM, которая хотя и вместительнее, но более сложна для подключения, требует дополнительные контуры для обновления и инициализации (калибровки). Подобная схемотехника может быть не менее сложной, чем весь процессор со статической RAM. Даже если контроллер поставляется на чипе, он нарушает наш принцип, согласно которому всё должно быть доступно для контроля.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Понедельник, 08 Июнь, 2015 20:38 

Зарегистрирован: Вторник, 25 Апрель, 2006 16:21
Сообщения: 2179
Откуда: Нижний Новгород
Иван Кузьмицкий писал(а):
Alexey Veselovsky писал(а):
Ибо без срама Виртовский комп не реализуется просто так. Причем не каждый срам подойдет, подробней я об этом писал тут: http://habrahabr.ru/post/258727/#comment_8442967
Ещё до тебя это писал сам Вирт:

Цитата:
Я выбрал плату Digilent Spartan-3 из-за её ценовой доступности и простоты, что делает её подходящей для образовательных учреждений, приобретающих целые наборы для классов. Большая выгода так же и в присутствии статической RAM на плате, которая позволяет подключаться (interfacing) напрямую (и даже считывать байты). К сожалению, новейшие платы используют динамическую RAM, которая хотя и вместительнее, но более сложна для подключения, требует дополнительные контуры для обновления и инициализации (калибровки). Подобная схемотехника может быть не менее сложной, чем весь процессор со статической RAM. Даже если контроллер поставляется на чипе, он нарушает наш принцип, согласно которому всё должно быть доступно для контроля.


Значит мы с ним к этому выводу пришли независимо. Я эту статью еще не читал, когда писал коментарий тот.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Оберон на FPGA
СообщениеДобавлено: Вторник, 09 Июнь, 2015 11:07 

Зарегистрирован: Пятница, 13 Март, 2015 16:40
Сообщения: 317
Alexey Veselovsky писал(а):

Дочерная плата там используется для срама. Ибо без срама…


:) Без срама можно сделать что угодно и выйдет прилично.

PS: а мы в тонкости перевода закопались: ПЛИС, не ПЛИС, такие-эдакие :).


Вернуться к началу
 Профиль  
 
Показать сообщения за:  Поле сортировки  
Начать новую тему Ответить на тему  [ Сообщений: 28 ]  На страницу Пред.  1, 2

Часовой пояс: UTC + 3 часа


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 1


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Найти:
Вся информация, размещаемая участниками на конференции (тексты сообщений, вложения и пр.) © 2005-2019, участники конференции «OberonCore», если специально не оговорено иное.
Администрация не несет ответственности за мнения, стиль и достоверность высказываний участников, равно как и за безопасность материалов, предоставляемых участниками во вложениях.
Без разрешения участников и ссылки на конференцию «OberonCore» любое воспроизведение и/или копирование высказываний полностью и/или по частям запрещено.
Powered by phpBB® Forum Software © phpBB Group
Русская поддержка phpBB